해피레포트 - 마이크로프로세서 및 HDL Verilog 프로젝트 (A+받은 레포트)

카테고리 : 레포트 > 공학,기술계열 파일이름 :마이크로프로세서 및 HDL.zip 문서분량 : 10 page 등록인 : thstjdguq 문서뷰어 : 압축유틸프로그램 등록/수정일 : 14.07.08 / 17.07.30 구매평가 : 다운로드수 : 12 판매가격 : 10,000 원

미리보기

보고서설명
대학교 3학년, 마이크로프로세서 및 HDL 학기말 프로젝트 했던 것입니다. 해당 주제는 다음과 같습니다. 1. 다음 그림은 4자리의 10진수로 표시되는 16비트 BCD 숫자 두개를 더해서 5자리의 7-segment LED에 표시하는 계산기의 블록도입니다. 이 블록을 Verilog HDL 모듈로 표현하세요. 2. 다음은 각각의 4비트 BCD 숫자를 7-segment LED에 표시하는 BCD_LED_7 블록을 나타낸 것입니다. 이 블록을 Verilog HDL 모듈로 표현하세요. 이 때, case문을 사용하면 편리합니다. 프로그램 설치법부터 코드까지 다 나와있습니다. A+받은 과제 입니다. 제가 시험은 더럽게 못쳤지만, 레포트 덕분에 A+를 받았습니다 워드프로그램에 따라 윈도우의 MS Word, 맥의 Pages 두 버전 모두 드립니다.

본문일부/목차
다음은 각각의 4비트 BCD 숫자를 7-segment LED에 표시하는 BCD_LED_7 블록을 나타낸 것입니다. 이 블록을 Verilog HDL 모듈로 표현하세요. 이 때, case문을 사용하면 편리합니다. module seg7(A, leds); //모듈이름(seg7)과 포트리스트(A, leds)를 선언한다. input [3:0]A; //input 포트로 A를 4비트로 구성한다. output reg [6:0] leds; //output 포트로 leds를 7비트로 구성한다. always @(A) //회로의 기능을 표현하는데에 always 구문을 사용한다.(순차회로표현) case(A) //case구문사용. A가 밑의 값일 때 해당되는 7비트의 2진수를 출력 0: leds = 7b1111110; 1: leds = 7b0110000; 2: leds = 7b1101101; 3: leds = 7b1111001; 4: leds = 7b0110011; 5: leds = 7b1011011; 6: leds = 7b1011111; 7: leds = 7b1110000; 8: leds = 7b1111111; 9: leds = 7b1111011; default: leds=7bx; //위의 조건을 제외한 나머지는 default로 처리한다. endcase endmodule `timescale 1 ns / 1ns //testbench 구현. 1ns의 해상도를 가진다. module seg7_tb; //모듈이름을 seg7_tb로 정한다. reg [3:0] A; //입력 A를 레지스터로 지정한다. .....

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

마이크로프로세서 및 HDL Verilog 프로젝트 (A+받은 레포트)