해피레포트 - [기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론

카테고리 : 레포트 > 공학,기술계열 파일이름 :[기본회로] D 플립플롭을 사용하여.hwp 문서분량 : 6 page 등록인 : leewk2547 문서뷰어 : 한글뷰어프로그램 등록/수정일 : 13.07.30 / 13.07.30 구매평가 : 다운로드수 : 0 판매가격 : 2,000 원

미리보기

같은분야 연관자료
[공과기술] 기본논리회로 실험 / 기본 논리회로 실험 1. 실험 제목 ☞ 기본 논... 19 pages 1000 원

[전자회로실험] OP앰프 기본 원리... 9 pages 2000 원

[전자기학 실험 보고서] 결과 보고서 연산증폭기 / 실험 1. 기본 연산 증폭기 회로... 3 pages 1500 원

디지털논리회로 실습 보고서 - 기본 논리 게이트... 6 pages 2000 원

전기공학 기초 실험 - 회로와 기본법칙... 5 pages 1500 원

보고서설명
기본이론 플립플롭 이란? - 플립플롭은 2진 부호 0또는 1을 기억하는 최소 기억 소자이다. 플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속 유지된다. - 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스의 유무에 따라 비동기식 플립플롭과 동기식 플립플롭으로 구분된다.

본문일부/목차
10진수 카운트 설계 이론 1. D 플립플롭 4개를 사용하여 4bit 16진수 카운트를 설계한다, (회로도 2-1참고) 2. 16진수 카운트는 2진수 ‘0000’에서 ‘1111’까지 설계되어 있다. 이 설계를 10진수 카운트인 2진수 ‘0000’에서 ‘1001’까지 설계하기 위해 11진수의 마지막인 ‘1010’에서 비동기시 Nand gate를 사용한다. 3. Nand gate는 두 입력이 ‘1’과 ‘1’일때만 출력값이 ‘0’이되고, 다른 입력엔 출력이 무조건 ‘1’이 나온다. 이 특성을 이용하여 D 플립플롭을 0으로 초기화하는 CLR입력단자에 Nand gate의 출력단자를 연결한다. (여기서 CLR이란, CLEAR의 뜻으로 D 플립플롭 안에 기억된 값을 ‘0’으로 초기화 시킬 수 있는 입력단자이다. 이 외에 PR이라는 입력단자도 있는데 이 입력단자는 PRESET의 의미로 D 플립플롭을 ‘1’로 초기화 시킬 수 있는 입력단자이다. CLR의 입력에 ‘0’을주면 ‘0’으로 초기화가 된고 PR의 입력에 ‘0’을주면 ‘1’로 초기화가 된다. CLR과 PR의 입력에 각각 1을주면 D 플립플롭을 정상적으로 작동시킬 수 있다.) Nand gate의 입력단자는 11진수의 마지막 출력값인 ‘1010’의 두 개의 ‘1’의 값을 연결하여 11진수의 출력값이 나올 때 Nand gate의 특성과 CLR의 특성으로 D 플립플롭은 ‘0’으로 초기화되어 다시 처음으로 돌아갈 수 있다.

연관검색어
기본회로

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

카테고리 : 레포트 > 공학,기술계열
파일이름 :[기본회로] D 플립플롭을 사용하여.hwp
문서분량 : 6 page	등록인 : leewk2547
문서뷰어 : 한글뷰어프로그램	등록/수정일 : 13.07.30 / 13.07.30
구매평가 :	다운로드수 : 0

[기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론

판매가격 : 2,000 원