로그인 회원가입 고객센터
레포트자기소개서방송통신서식공모전취업정보
campusplus
세일즈코너배너
자료등록배너

디지털 공학-플립플롭ppt


카테고리 : 레포트 > 공학,기술계열
파일이름 :디지털 공학-플립플롭ppt.ppt
문서분량 : 22 page 등록인 : leewk2547
문서뷰어 : MS-파워포인트뷰어프로그램 등록/수정일 : 12.04.23 / 12.04.23
구매평가 : 다운로드수 : 1
판매가격 : 2,200

미리보기

같은분야 연관자료
[디지털공학] [공과기술]디지털 시계 제작 보고서... 70 pages 3000
항공대 디지털 공학 족보 (나종화교수님)... 4 pages 2000
디지털공학... 21 pages 1800
[디지털공학] 디지털공학실험 7장 부울의법칙 및 드모르간의정리(결과)... 10 pages 1500
디지털공학 - 논리 함수의 간략화 및 7-Segment... 5 pages 2000
보고서설명
1.S-R 플립플롭
2.Gate 입력을 가진 D 플립플롭
3.마스터-슬레이브 JK 플립플롭
4.D 플립플롭
5.T 플립플롭
6.동기식 순차회로
본문일부/목차
이 장에서는 디지털 상태(1, 0)로 latch가 되는데 인터 저장회로를 취급하게 된다. 이 새로운 형태의 디지털 회로는 순차회로(Sequential circiut)라고 부른다.
가장 간단한 저장회로는 S-R 플립플롭이다. 이들 회로는 투명한 latch로 불리워지는데 그것은 출력이 즉시 응답되기 때문이다. Latch는 때때로 enable 입력을 가지며 S-R 입력 상태를 무시하거나 받아들이는 latch를 제어하는데 이용된다

D 플립풀롭은 동기 입력을 가진 R-S 플립풀롭을 변형한 것으로 입력신호 D가 그대로 출력 신호 Q에 전달되는 특성이 있다.

마스터와 슬레이브라는 2개의 래치가 내부적으로 연결된 플립플롭
마스터 플립플롭은 클럭이 1 레벨일 때에 한하여 J입력과 K입력에 응답한다.
슬레이브 플립플롭의 출력은 클럭이 0레벨일 때, 마스터 플립플롭의 출력 Q와 Q에 응답한다.

동기 입력을 가진 RS flip-flop을 변형한 것으로 입력 D가 그대로 출력신호 Q에 전달되는 특성을 가지고 있다.
D는 data나 delay의 약자로서 data를 일시 정지하거나 지연회로에 이용된다.
D flip-flop 가운데 중요한 것은 strobe D latch가 있다.
이것은 gate D latch라고도 한다.펄스폭에 따라 응답하는 flip-flop을 latch라한다.
펄스변화 구간에 따라 응답하는 flip-flop을 resister

JK Flip-Flop의 입력 JK을 묶어서 하나의 입력신호 T를 이용한다.
JK Flip-Flop의 동작 중에서 입력이 모두 0이거나 1인 경우만을 이용한다.
입력 T=0이면 J=0, K=0 JK Flip-Flop과 같이 동작하므로 출력은 변하지 않는다.

연관검색어
디지털공학

구매평가

구매평가 기록이 없습니다
보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다.  (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다. 저작권침해신고 바로가기

 

ϰڷٷΰ thinkuniv ķ۽÷