해피레포트 - [공학] 비교 가산 및 연산 회로 / 비교 가산 및 연산 회로 실험 요약 . S

카테고리 : 레포트 > 공학,기술계열 파일이름 :[공학] 비교 가산 및 연산 회로.hwp 문서분량 : 9 page 등록인 : ronal0ao 문서뷰어 : 한글뷰어프로그램 등록/수정일 : 09.04.30 / 09.04.30 구매평가 : 다운로드수 : 0 판매가격 : 1,500 원

미리보기

같은분야 연관자료

보고서설명
비교 가산 및 연산 회로 실험 요약. STEP1 은 Comparotors...

본문일부/목차
비교 가산 및 연산 회로 실험 요약. STEP1 은 Comparotors의 동작을 이해 하는 실험이다. 그림 5.6과 같이 회로를 브래드보드에 꾸민다. PSW0 와 PSW1 의 조합을 통해서 LED0가 HIGH 값을 가질 때의 입력값을 표5.3에 기입한다. 그리고 이 회로가 어떤 기능을 하는지 살펴본다. STEP4의 실험은 본격적으로 Comparotors를 이용하여 그 역할을 알고 기능을 회로로 구성하는 실험이다. 74LS85를 이용하여 그림 5.7과 같이 회로를 구성한다. DIP_SW들의 조합을 통하여 출력되는 값을 표에 기입한다. 그리고 데이터시트와 비교하며 이 회로의 기능에 대해서 생각해 본다. STEP8은 ADDER 에 관한 실험인데, 그 중에서도 HALF-ADDER를 알아보는 실험이다. R그림 5.9와 같이 브래드 보드에 회로를 구성한다. 그런 후, 입력 PSW0-PSW2 의 조합을 통하여 LED0와 LED1의 결과를 표에 기입한다. 그림 5.8 의 회로와 그림 5.9의 회로를 보고 그 결과값들을 통해 이 회로들의 차이점을 생각해 본다. HALF-ADDER 와 FULL-ADDER의 차이점을 기술하는 것이다. 다음 실험은 ALUS 의 실험과정이다. 실험을 하려면 어떤 기능을 하는 ALUS 인지 확실히 알아야 실험이 더욱 용의하다. 이번 실험에서는 74LS181의 데이터시트를 확인하고 실험을 하도록 한다. 그림 5.10 에 나온 회로를 이번에는 FPGA를 이용하여 구현한다. A3-A0 , B3-B0 의 binary 의 표현을 알아보고 기입한다. FPGA로 이 회로를 구현한 후 KIT를 통해 DIP_SW들의 조합을 통하여 표 5.7을 완성하도록 한다. STEP19부터의 실험은 FPGA를 이용한 실험들이다. 우선 FPGA에 그림 5.11 과같은 회로를 구현한다. 이 회로를 새로운 ha 라는 이름의 심볼로 만든다. 이 심볼은 half-adder 의 역할을 하는 심볼이다. 이 심볼을 이용하여, half-substractor를 ...

연관검색어
공학 비교 가산 및 연산 회로 비교 가산 및 연산 회로 실험 요약 . S

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

카테고리 : 레포트 > 공학,기술계열
파일이름 :[공학] 비교 가산 및 연산 회로.hwp
문서분량 : 9 page	등록인 : ronal0ao
문서뷰어 : 한글뷰어프로그램	등록/수정일 : 09.04.30 / 09.04.30
구매평가 :	다운로드수 : 0

[공학] 비교 가산 및 연산 회로 / 비교 가산 및 연산 회로 실험 요약 . S

판매가격 : 1,500 원