목적. 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.. D, JK 플립플롭의 동작을 이해한다.
원리.. R-S(Reset-Set) Latch와 RS Flip Flop
RS flip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 반대이다. 입력은 출력을 set(1 상태)시키는 기능과 reset(0 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch회로로 구성하는데, RS latch에서는 입력단자로 출력을 set, reset시키는 기능의 set, reset단자와 Enable단자가 추가된 RS latch도 있으며, 경우에 따라서는 preset과 clear단자가 첨가된 RS latch도 있다.
SQR RSQ00불 변0110100111부 정
그림 8-1
. D Latch와 D Flip-flop
DCLKQ D latch와 D flip-flop은 단일입력(D 데이터)을 갖고 있지만 출력은 두 개다. D flip-flop은 RS flip-flop을 기본구조로하여 만들어졌다. latch와 flip-flop은 기본적인 기억소자이다. 일반적으로 pulse 지속시간에서 작동하는 flip flop을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.
DCP enableQ0무불 변0유011무불 변1유10
그림 8-2
. JK Flip Flop
JK Flip Flop은 RS flip flop과 유사하다. 다른 점은 JK flip flop의 2개 입력에 high상태가 가해지면 출력상태는 토글(toggle 상태전환)한다는 것이다.
JK flip flop에서는 입력이 모두 1일 때 출력이 toggle되는데, toggle상태에서는 race problem이 발생되므로 이러한 현상을 고려해서 만든 flip-flop이 바로 M(master) S(slave) flip...
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시 환불(재충전) 해드립니다.
(단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.
저작권안내
보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다. 저작권침해신고 바로가기