해피레포트 - [전자회로] 반가산기 및 전가산기에 관한 실험 레포트

카테고리 : 레포트 > 공학,기술계열 파일이름 :디지털_회로_실험.hwp 문서분량 : 4 page 등록인 : ladyyes 문서뷰어 : 한글뷰어프로그램 등록/수정일 : 08.10.09 / 08.10.09 구매평가 : 다운로드수 : 3 판매가격 : 2,000 원

미리보기

본문일부/목차
➀ 실험 제목 : 반가산기 및 전가산기 ➁ 실험 목적 : ⑴ 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다. ⑵ 설계된 회로의 기능측정 ③ 실험 이론 : ⑴ 반가산기(HA : Half Adder) 반가산기는 그림과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산 회로이다. 반가산기 회로를 설계하기 위하여 첫 번째로 문제에 맞게 진리표를 작성해야 한다. 반가산기에 대한 진리표는 아래와 같다. 여기서 S(Sum)는 두 수의 합을 의미하고, C(carry)는 캐리를 의미한다. <가산방법 예> 둘째로 각각의 출력변수 S와 C에 대하여 논리식을 만든다. 위의 진리표에서 출력변수 S에 대한 논리식을 최소항으로 표현하면 다음과 같다. S = AB + AB = AB C = AB 합과 캐리에 대한 논리식을 구하였으므로 세 번째로 논리회로로 구현하면 아래와 같다.

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

[전자회로] 반가산기 및 전가산기에 관한 실험 레포트