해피레포트 - [컴퓨터] VHDL / 부동소수점 가산기 / floating point adder 전체 소스코드 (IEEE754)

카테고리 : 레포트 > 공학,기술계열 파일이름 :Floating_Point_Adder.zip 문서분량 : 50 page 등록인 : oldboybe 문서뷰어 : 압축유틸프로그램 등록/수정일 : 08.04.25 / 08.04.25 구매평가 : 다운로드수 : 1 판매가격 : 2,000 원

미리보기

같은분야 연관자료
[컴퓨터] 자료구조 - IEEE754 조사하기... 5 pages 2000 원

(방송통신대 c프로그래밍 기말시험)C 프로그래밍의 2018년도 기출문제에 대해 다음의 내용과 지시사항을 참고하여 작성하시오.(짝수 학번 과제물)... 10 pages 10000 원

전산개론 - 인텔 CPU의 역사... 10 pages 2000 원

인텔기반 컴퓨터를 위한 어셈블리언어 제5판(KIP R.IRVINE) 연습문제 소스코드... 70 pages 3000 원

[리포트] VisualBasic의 여러가지변수들(비쥬얼베이직, 변수, 사용법, Visual, Basic, VB, Visual Basic)... 3 pages 1200 원

보고서설명
부동소수점의 연산을 VHDL 언어로 구현함을 목표로 한다. 숫자의 부동소수점 표현은 두 부분으로 구성되어 있다. 첫 번째는 가수라고 하는 부호화된 고정소수점 숫자이고 두 번째는 지수라고 하는 십진 또는 이진 소수점의 위치를 알려주는 부분이다. 이를 VHDL 언어로 기술하기 위해서는 IEEE 부동소수점 형식에 대한 이해가 필요하며 블록화된 구현방식의 설계를 요구한다. 부동소수점 연산기를 설계해보면서 이제까지 습득한 VHDL 문법과 논리적 블록 설계능력을 더욱 향상 시킬 수 있게 된다.

본문일부/목차
Floating_Point_Adder input, output, component 정의 각 단계(stage1~stage7)를 순차적으로 실행 stage_1 : Compare_Exponent 두 수의 지수를 비교 후 부호 비트, 지수 부분, 분수 부분을 결정하는 함수 두 입력 값의 지수 부분을 비교한다. 지수 부분이 큰 수를 out_1에 저장하고, 지수 부분이 작은 수를 out_2에 저장한다. 최상위 1bit는 sign, 23~30bit는 exponent, 0~22bit는 mantissa로 분리한다. stage_2 : Compute_Shift 작은 지수가 큰 지수와 같은 값을 갖게 될 때까지 shift해 주는 함수 큰 지수(in_Exp_1)에서 작은 지수(in_Exp_2)를 뺀 결과를 저장(Exp_Sub)한다. 두 지수의 차이만큼 오른쪽 시프트를 하기 위해서 Shift 변수에 저장한다. stage_3 : Shift_Man 유효숫자 계산할 때 맨 앞자리에 Bit_Man_1을 계산해서 추가한다. 선행하는 1은 유효자리에 숨겨져 있기 때문에 0이 아닌 이상에는 Bit_Man_1은 1이 될 것이다. 지수가 작았던 수는 stage_2에서 shift를 계산했던 만큼 오른쪽으로 시프트하여 결과 값을 저장 한다. FUNCTION or_reduce(arg : SIGNED) RETURN STD_LOGIC; Result subtype: STD_LOGIC. Result: : Result of or`ing all of the bits of the vector. stage_4 : Compare_Man 두 수의 부호비트가 같을 경우와 다를 경우로 나뉜다. 두 수의 부호비트가 다를 경우 유효숫자가 큰 수를 out_Man_1에 저장한다. 결과 값의 exponent는 처음 기준이 되었던 in_Exp_1으로 설정한다. stage_5 : AddSub_Man overflow가 생길 경우를 대비해서 1bit를 확장하여 최상위 비트에 0을 추가한다. stage_4에서 조사한 두 부호비트의 상황에 맞춰 같은 부호이면 두 유효숫자를 더하고, 다른 부호이면 두 유효숫자의 차를 계산한다. stage_6 : Normal_1 두 유효숫자의 연산 결과를 분석하는 함수 연산 결과에 따라 지수 조정을 해야 한다. overflow가 생긴 경우, 지수 조정이 필요 없는 경우, 지수 조정이 필요한 경우, 결과 값이 0인 경우로 나뉜다. 어느 비트에서 처음으로 1이 발생했는지에 따라 구분된다. stage_7 : Normal_2 유효자리를 정규화 하는 함수 만약 carry가 발생했다면 exponent에 1을 더해준다. 최종 결과 값을 저장한다.

연관검색어
부동소수점

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

카테고리 : 레포트 > 공학,기술계열
파일이름 :Floating_Point_Adder.zip
문서분량 : 50 page	등록인 : oldboybe
문서뷰어 : 압축유틸프로그램	등록/수정일 : 08.04.25 / 08.04.25
구매평가 :	다운로드수 : 1

[컴퓨터] VHDL / 부동소수점 가산기 / floating point adder 전체 소스코드 (IEEE754)

판매가격 : 2,000 원