해피레포트 - 미세 공정기술 한단계 `UP`, 팹리스 반도체 한숨도 `UP`

카테고리 : 레포트 > 기타 파일이름 :071210111858_.jpg 문서분량 : 1 page 등록인 : etnews 문서뷰어 : 뷰어없음 등록/수정일 : 07.12.07 / 07.12.07 구매평가 : 다운로드수 : 0 판매가격 : 300 원

미리보기

같은분야 연관자료

보고서설명
미세 공정기술 한단계 `UP`, 팹리스 반도체 한숨도 `UP`

본문일부/목차
반도체 공정기술 고도화로 초기 비용이 갈수록 늘어나 대부분 벤처기업인 팹리스 반도체 기업들이 울상을 짓고 있다. 국내 팹리스들은 대부분 0.18미크론(㎛) , 0.13㎛ 공정을 사용하고 일부 앞선 기업들은 90나노(㎚)와 65㎚까지 쓰고 있다. 1000㎚는 1㎛이다. 반도체 공정별 개발비는 팹리스 기업들이 디자인하우스를 이용하느냐 여부에 따라 조금 달라질 수 있지만 대체로 0.18㎛공정으로 칩 시제품을 만드는 데 드는 비용은 20만∼30만달러 정도. 하지만 0.13㎛으로 하면 2배 규모인 45만∼60만달러, 90㎚는 80만달러, 65㎚는 140만달러 정도가 소요된다. 공정이 한 단계 더 미세해 질수록 비용은 2배 이상 오르는 셈이다. 김용훈 피앤피네트워크 사장은 “대부분의 SoC는 고기술을 이용해 개발되기 때문에 인건비·장비료·팹이용료·운영비·IP 라이선싱비를 합치면 새로운 칩 개발비가 최소 200만∼300만달러 정도 소요된다”며 “여기에다 초기 칩 시작품 비용까지 늘어나는 탓에 개발을 끝마치고도 칩 생산에 들어가지 못하는 곳들이 많다”고 말했다. 정연홍 다믈멀티미디어 사장도 “반도체 공정 고도화와 제조단가 상승은 벤처기업에겐 큰 부담이다”라며 “특히 사업성이 완전히 검증되지 않아 위험성이 큰 사업에 진출할 경우 전체 개발비에서 공정비가 차지하는 비중이 지나치게 많아 손익분기점(BEP)에 도달하는 시간이 길어질 수 있다”고 말했다. 정부가 팹리스 벤처기업들을 위해 웨이퍼 구입비의 절반 정도를 무이자로 빌려주거나 연구개발비를 지원해 주고 있지만 이것만으로는 부족한 실정이다. 더구나 최근 들어 벤처 투자사들이 전기·전자·IT 분야 기업에 대한 투자를 대폭 줄인 상황이어서 기업들이 투자금을 여유롭게 확보하기도 쉽지 않다. IT-SoC협회 이민영 마케팅지원팀장은 “중소규모 벤처기업들이 공정 미세화와 증가된 비용을 감당하려면 회사의 규모를 키우고 자금력을 늘려야 한다”며 “공정이 복잡해지면 다양한 반도체 설계자산(IP)을 적용해야 하고 개발인력도 많이 필요하기 때문에 회사의 규모 확대는 필수불가결하다”고 지적했다. 정소영기자@전자신문, syjung@

연관검색어
미세 공정기술 한단계 `UP`

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

카테고리 : 레포트 > 기타
파일이름 :071210111858_.jpg
문서분량 : 1 page	등록인 : etnews
문서뷰어 : 뷰어없음	등록/수정일 : 07.12.07 / 07.12.07
구매평가 :	다운로드수 : 0

미세 공정기술 한단계 `UP`, 팹리스 반도체 한숨도 `UP`

판매가격 : 300 원