해피레포트 - [공학] 스탑워치 VHDL 설계

카테고리 : 레포트 > 공학,기술계열 파일이름 :[공학] 스탑워치 VHDL 설계.hwp 문서분량 : 10 page 등록인 : leewk2547 문서뷰어 : 한글뷰어프로그램 등록/수정일 : 13.09.25 / 13.09.25 구매평가 : 다운로드수 : 3 판매가격 : 2,000 원

미리보기

보고서설명
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity stop is PORT( CLK : in std_logic; SW_A : in std_logic; SW_B : in std_logic; SW_C : in std_logic; SW_D : in std_logic;

본문일부/목차
end D_Clock; architecture arc of D_Clock is signal seg_data3, seg_data4 : std_logic_vector(7 downto 0);--Hour signal seg_data5, seg_data6 : std_logic_vector(7 downto 0);--Min signal seg_data7, seg_data8 : std_logic_vector(7 downto 0);--sec signal Sec : integer range 0 to 59; signal Min : integer range 0 to 59; signal Hour : integer range 0 to 23; signal cnt : integer range 0 to 999; signal dot : std_logic_vector(7 downto 0);--dot display(0 or 80) signal SW_A_Q1, SW_A_Q2, GO : std_logic; signal SW_B_Q1, SW_B_Q2 : std_logic; signal SW_C_Q1, SW_C_Q2 , INC : std_logic; signal SW_D_Q1, SW_D_Q2 : std_logic; signal SW_E_Q1, SW_E_Q2 , DEC : std_logic; signal SW_F_Q1, SW_F_Q2 : std_logic; signal Mode : std_logic_vector(2 downto 0) := "000";

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

[공학] 스탑워치 VHDL 설계