해피레포트 - [디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계

미리보기는
3 페이지 까지 제공됩니다.
공학,기술계열 [디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 [디지털 회로설계] 1-Bit Ful.hwp 등록인 leewk2547 등록/수정일 13.07.30 / 13.07.30 문서분량 9 페이지 다운로드 1 구매평가 판매가격 2,000원

보고서설명
1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 2. 개요 : 1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.

본문일부/목차
<1-bit adder> (1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다. (2) 최소화한 식으로 1-bit adder을 VHDL 언어로 설계한다. 이때 입력은 x와 y이며 출력은 s와 반올림 되는 수 c(캐리어)이다. (3) 1-bit adder의 waveform을 출력한다. (4) 1bit adder를 package에 위치시키도록 VHDL언어로 로 설계한다. <4-bit adder> (5) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다. (6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다. 3. 이론 (1) Half Adder 단지 2 bit의 덧셈을 구현하는 회로를 half adder이라고 한다. 2진수 덧셈은 사용되는 각 자리의 값들이 0 또는 1을 갖는다. 두개의 1 bit 수에 대한 덧셈은 4개의 가능한 조합이 있는데 결과를 표현하기위해서는 더하는 값들보다 1자릿수가 높은 bit, 즉 2 bit가 필요하다. x와 y가 모두 1일 경우 반올림 되는 carry 값을 표현해야 하기 때문이다.

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시 환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.) · 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다. · 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

미리보기는 3페이지까지
제공 됩니다.

5페이지 미만은 미리보기가
제공 되지않습니다.

[디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계