로그인 회원가입 고객센터
레포트자기소개서방송통신서식공모전취업정보
campusplus
세일즈코너배너
자료등록배너

OP-Amp(연산 증폭기) #1. 가중 가산기 및 차동 증폭기, 계측 증폭기


카테고리 : 레포트 > 공학,기술계열
파일이름 :앰프_1.docx
문서분량 : 8 page 등록인 : ryupee
문서뷰어 : MS-워드뷰어프로그램 등록/수정일 : 11.10.23 / 11.10.23
구매평가 : 다운로드수 : 2
판매가격 : 1,000

미리보기

같은분야 연관자료
항공계기 - 자이로 계기에 대해서... 5 pages 2000
[Digital design] 3bit minterm, maxterm 회로도와 시뮬레이션 파일입니다.... 6 pages 1200
[Digital design] 4bit Ripple Carry Adder 회로도와 시뮬레이션 파일입니다.... 3 pages 800
[Digital design] Full Adder 회로도와 시뮬레이션 파일입니다.... 3 pages 700
[Digital design] Half Adder 회로도와 시뮬레이션 파일입니다.... 3 pages 600
보고서설명
1. 실험제목: Operational Amplifier - Basic Circuit


2. 실험목적: 가중 가산기 및 차동 증폭기를 구성하여 반전/비반전
구성의 응용회로를 이해하고, 더 나아가 계측 증폭기의 구성을 통해
Op-Amp에 대한 심화적인 이해를 목적으로 한다.




3. 실험장치:
Function Generator
Oscilloscope
Bread Board
Power Supply
Register
Op-Amp
본문일부/목차
1. 실험제목
2. 실험목적
3. 실험장치
4. 실혐결과
5. 토의 및 오차해석
6. 참고문헌

(1) Op Amp-Add/Subtract Circuit
Power Supply의 Output CH1의 (+)단자를 이용하여 Op-amp의 7번 Pin에 V^+를 인가하였고, CH2의 (-)단자를 이용, 4번 Pin에 V^-를 인가하였다. CH1의 GND에 해당하는 (-)단자 및 CH2의 (+)단자는 Power Supply의 자체 GND에 연결하여 불필요한 전압 소모를 최소화 하였다. ..
KCL을 이용해 회로를 분석하면 다음과 같다.
V_1/R_1 +V_2/R_2 +V_3/R_3 =(-V_out)/R_f

여기서 가상회로와 같이 각 저항이 R_1=R_2=R_3=1kΩ이므로, 정리하면


(2) Op Amp-Instrumentation amplifier
KCL로 회로를 분석, 연립방정식으로서 얻은 출력신호에 대한 식은 다음과 같다.
V_out=(1+R_4/R_3 ) V_2-R_4/R_3 (1+R_1/R_2 )V_1

여기서 R_1=R_2=R_3=R_4=1kΩ이고, V_1=3V,V_2=5V이므로,..
연관검색어
Instrument

구매평가

구매평가 기록이 없습니다
보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다.  (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다. 저작권침해신고 바로가기

 

⼮üڷٷΰ ⸻ڷٷΰ thinkuniv ķ۽÷