해피레포트 - [전기전자통신] 쿼터스프로그램을이용한덧셈기뺄셈기

통합검색

레포트

방송통신

서식

5페이지 미만은 미리보기가
제공되지 않습니다.
공학,기술계열 [전기전자통신] 쿼터스프로그램을이용한덧셈기뺄셈기 쿼터스프로그램을이용한덧셈기뺄.hwp 등록인 plusyou007 등록/수정일 10.04.27 / 10.04.27 문서분량 4 페이지 다운로드 0 구매평가 판매가격 1,000원

같은분야 연관자료
[전기전자] 쿼터스를 이용한 기본논리회로 설계... 32 페이지 3000 원

[VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 <... 11 페이지 2000 원

[전자/제어/디지털/쿼터스] 쿼터스를 이... 1 페이지 3000 원

유비쿼터스컴퓨팅개론1공통) 현재 많이사용되고 있는 스마트폰뿐만 아... 6 페이지 6000 원

[유비쿼터스] 유비쿼터스 현황과 적용 및... 14 페이지 2000 원

보고서설명
디지털 시스템 설계 중 쿼터스 프로그램으로 덧셈기,뺼셈기회로도 및 파형을 구현하는 내용입니다. 많은 도움이 되길바랍니다.

본문일부/목차
덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를 구현할수 있는데, 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. 아래 그림은 4비트 덧셈기-뺼셈기를 나타내고 있다. 입력 M은 동작을 제어한다. M=0일때 회로는 덧셈기로 동작하고, M=1일때 뺄셈기로 동작한다. 각각의 exclusive-OR 게이트가 입력M과 B의 입력중 하나를 받는다. M=0일 때 회로는 덧셈기로 동작하고, M=1 일때 뺄셈기로 동작한다. 각각의 exclusive-OR 게이트가 입력 M과 B의 입력중 하나를 받는다. M=0일때 B 를 수행한다. M=1일때 ,B 1=B과 C=1이 된다. B의 입력들은 모두 보수화되고, 1이 입력 캐리를 통하여 더해진다. 회로는 A에 B에 대한 2의 보수를 더하는 연산을 하게 된다. (출력 V의 exclusive-OR는 오버플로를 검출한다.) [4비트 덧셈기-뺄셈기] M=0 일때 adder, M=1 일때 subtractor로 작동한다. *오버플로(overflow) 만약 한수가 양수이고 다른 수가 음수이면, 덧셈을 한 후에 오버플로가 발생할 수가 없다. 왜냐하면 이는 양수에 음수를 더하게 되면 원래의 두 수보다 작은수가 되기 때문이다. 오버플로는 두 수가 모두 양수이거나 두 수가 모두 음수인 경우 발생한다. 위의 그림에서 C는 부호화되지 않은 경우의 덧셈이나 뺄셈후에 빌림수를 검출한다. 그 수들이 부호화된 경우에는 V비트가 오버플로를 검출한다. 덧셈, 뺄셈후에 V=0이면 오버플로가 아니고, V=1이면 오버플로다

연관검색어
#쿼터스

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시 환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.) · 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다. · 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

저작권침해신고 바로가기

미리보기는 3페이지까지
제공 됩니다.

5페이지 미만은 미리보기가
제공 되지않습니다.

[전기전자통신] 쿼터스프로그램을이용한덧셈기뺄셈기

판매가격 1,000원