해피레포트 - [전자공학] JFET 공통 드레인, 게이트 증폭기 실험 및 시뮬레이션

카테고리 : 레포트 > 공학,기술계열 파일이름 :JFET공통드레인게이트증폭기.hwp 문서분량 : 5 page 등록인 : qudgns97 문서뷰어 : 한글뷰어프로그램 등록/수정일 : 09.02.25 / 10.04.21 구매평가 : 다운로드수 : 6 판매가격 : 1,200 원

미리보기

같은분야 연관자료
전계효과 트랜지스터(FET)와 IC소자... 7 pages 1100 원

전계 효과 트랜지스터 ... 4 pages 1700 원

[전자공학] (실험보고서)JFET 전압-전류 특성 실험 및 시뮬레이션... 5 pages 1200 원

[전자공학] (실험 보고서)JFET 공통 소스 증폭기 실험 및 시뮬레이션... 4 pages 1000 원

[전자공학] 트랜지스터 전압 전류 특성... 9 pages 1200 원

보고서설명
JFET 공통 드레인, 게이트 증폭기 실험 및 시뮬레이션이 첨부된 자료입니다.

본문일부/목차
JFET 공통 드레인, 게이트 증폭기 실험 및 시뮬레이션 내용요약 : JFET 공통 드레인, 게이트 증폭기 1. 목적 JFET을 이용한 공통 드레인 증폭기와 공통 게이트 증폭기의 동작원리와 특성을 이해하고자 한다. 2. 이론 FET (Field Effect Transistor)의 분류 •MOSFET (Metal Oxide Semiconductor FET) 금속 산화 반도체 전기장 효과 트랜지스터 - 증가형 MOSFET (Enhancement mode MOSFET) - 공핍형 MOSFET (Depletion mode MOSFET) •JFET (Juction FET) MOSFET과 JFET은 각각 n채널, p채널의 두 종류가 있다. MOSFET의 단자와 구성 •게이트 (Gate) : 소자의 개폐를 결정하는 단자 (베이스 역할) •소스 (Source) : 에미터 역할 •드레인 (Drain) : 컬렉터 역할 •벌크 or 기판 (Bulk or Substrate) : FET의 몸체 역할 FET란 전계효과트랜지스터(Field effect transistor)를 가르키는 말인데 FET는 일반적인 접합트랜지스터와 외관은 거의 유사하지만 내부구조와 동작원리는 전혀 다른 것입니다. FET는 각종 고급 전자기계와 측정장비, 자동제어회로 등에 이용되고 있습니다. 이와 같은 FET는 구조에 의해 분류하면 접합FET(J-FET)와 MOS FET의 두 종료가 있으며 이것들은 각각 전류의 통로가 P형 반도체로 된 P채널형과 전류의 통로가 N형 반도체로 된 N채널 형이 있습니다. P채널형은 정공이 전류를 운반하는 것으로 PNP형 TR과 비슷하고 N채널형은 전자가 전류를 운반하는 것으로 NPN형의 TR과 비슷합니다. P채널 접합 FET의 구조입니다. 이것은 P형 반도체의 측면에 N형 반도체를 접합하고 P형 반도체의 양단과 측면에 부착된 N형 반도체로부터 각각 리드를 내놓은 것인데 측면에 나온 리드는 게이트(G: Gate)이고 P형 반도체의 양단에서 나온 두개의 리드 중 한쪽은 소스(S: Source)라 하며 다른 한쪽은 드레인(D : Drain)이라고 합니다. P채널 접합 FET를 나타내는 기호입니다. 게이트에 표시된 화살표는 게이트 접합부의 순방향을 나타낸 것으로 P채널 형임을 알려 주는 것입니다. 화살표가 TR에서 밖으로 나오는 방향으로 있을 때는 P채널 형이고, 밖에서 TR쪽으로 들어가는 방향일 때 는 N채널 형입니다. FET가 동작할 때는 드레인과 소스 간에 전류가 흐르는데 위의 그림에서는 전류가 흐르는 통로가 P형 반도체로 되어 있기 때문에 P채널형이라고 합니다. FET의 명칭 가운데서 2SJ11, 3SJ11등과 같이 J형으로 되어 있는 트랜지스터는 P채널 형의 FET입니다. 게이트 전압에따른 드레인 전류전압특성 위 그림은 n 형 반도체에 p형 불순물은 위 아래로 주입한 후 p 형 부분을 게이트로 작용하게 하는 N 채널 JFET이라고 부른다. 이 그림에서 왼쪽단자는 자유전자가 이 점을 통해 내부로 흘러 들어가기 때문에 소스(Source:S)단자라고하고 오른쪽 단자는 자유전자가 이점을 통하여 빠져 나오기 때문에 드레인(Drain:D)단자라 하고, 2개의 p형 반도체 영역은 내부적으로 연결되어 있는 게이트(Gate:G)단자. 목차: 1. 목적 2. 이론 3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과 4. 시뮬레이션 결과

연관검색어
FET

구매평가

구매평가 기록이 없습니다

보상규정 및 환불정책
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.

저작권안내

카테고리 : 레포트 > 공학,기술계열
파일이름 :JFET공통드레인게이트증폭기.hwp
문서분량 : 5 page	등록인 : qudgns97
문서뷰어 : 한글뷰어프로그램	등록/수정일 : 09.02.25 / 10.04.21
구매평가 :	다운로드수 : 6

[전자공학] JFET 공통 드레인, 게이트 증폭기 실험 및 시뮬레이션

판매가격 : 1,200 원