-
-
카테고리 : 레포트 > 공학,기술계열 파일이름 :조합논리 - 더하기 빼기 회로.hwp 문서분량 : 5 page 등록인 : behappy20 문서뷰어 : 
한글뷰어프로그램등록/수정일 : 07.12.07 / 07.12.07 구매평가 : 
다운로드수 : 0 판매가격 : 1,000 원
미리보기
- 같은분야 연관자료
- 보고서설명
- 1. 조합논리 - 더하기 빼기 회로 가. 실험목적 ...
- 본문일부/목차
- 1. 조합논리 - 더하기 빼기 회로 가. 실험목적 1) 2진 덧셈기 뺄셈기 회로에 대해 알아본다. 2) BCD 덧셈기 뺄셈기 회로에 대해 알아본다. 나. 실험장비 1) 부품 IC 7448-4, 74283, 7486, 7408-2, 7485, 7432, 7404-1, LED-1, 4 Pin Deep S W-2, Toggle S W-1, FND 510-4, 저항 270-5, 1k-8 2) 장비 Bread Board, Power Supply 다. 기본이론 1) 2진 덧셈기-뺄셈기 덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를 구현할 수 있는데, 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. 그림 4-13은 4비트 덧셈기-뺄셈기를 나타내고 있다. 입력 M은 동작을 제어한다. M = 0일 때 회로는 덧셈기로 동작하고, M = 1일 때 뺄셈기로 동작한다. 각각의 exclusive-OR 게이트가 입력 M과 B의 입력 중 하나를 받는다. M = 0일 때 B 0 = B가 된다. 덧셈기가 B값을 받고, 입력 캐리는 0이 되고, 회로는 A B를 수행한다. M = 1일 때, B 1 = B`과 C0 = 1이 된다. B의 입력들은 모두 보수화되고, 1이 입력 캐리를 통하여 더해진다. 회로는 A에 B에 대한 2의 보수를 더하는 연산을 하게 된다. (출력 V의 exclusive-OR는 오버플로를 검출한다.) 그림 4-13 4비트 덧셈기-뺄셈기 2) BCD 덧셈기 두 BCD 수를 더하고 BCD의 합을 생성하는 BCD 덧셈기가 그림 4-14에 나타나 있다. 입력 캐리와 함께 2개의 10진수가 Binary Sum을 출력하는 4비트 상위 덧셈기에서 처음으로 더해진다. 출력 캐리가 0일 때는 Binary Sum에 아무것도 더하지 않고, 출력 캐리가 1일 때는 2진수 0110을 4비트 하위 덧셈기를 이용하여 Binary Sum에 더한다. 하위 덧셈기에서 생성된 출력 캐리는 이...
구매평가
| 구매평가 기록이 없습니다 |
- 보상규정 및 환불정책
-
· 해피레포트는 다운로드 받은 파일에 문제가 있을 경우(손상된 파일/설명과 다른자료/중복자료 등) 1주일이내 환불요청 시
환불(재충전) 해드립니다. (단, 단순 변심 및 실수로 인한 환불은 되지 않습니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하며,자료의 활용에 대한 모든 책임은 다운로드 받은 회원님에게 있습니다.
저작권안내
보고서 내용중의 의견 및 입장은 당사와 무관하며, 그 내용의 진위여부도 당사는 보증하지 않습니다.
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다. 저작권침해신고 바로가기
보고서의 저작권 및 모든 법적 책임은 등록인에게 있으며, 무단전재 및 재배포를 금합니다.
저작권 문제 발생시 원저작권자의 입장에서 해결해드리고 있습니다. 저작권침해신고 바로가기
