 |
 |
 |
 |
| 레포트 |
 verilog 시계[디지털 논리 회로] [새창]
|
| [공학,기술계열] 등록일: 2012/05/17 | 등록자: leewk2547 | 판매가격: 2,200 원 |
| 시뮬레이션 1. 기본 시계 제작 (0.1초~1분단위, 스탑워치) 2. hour 단위 구현을 위한 testbench & module -시뮬레이션 하는데 시간이 걸려 분단위 이상은 구현이 힘들어 별도의 module을 사용하여 구현하였습니다. |
15pages | 다운로드 3 | 구매평가  |
| [디지털논리회로] verilog 시계제작파일 [새창]
|
| [공학,기술계열] 등록일: 2012/04/06 | 등록자: leewk2547 | 판매가격: 2,000 원 |
| 시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된 보고서입니다. 기본시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된 보고서입니다. |
| 15pages | 다운로드 6 | 구매평가 |
| 방송통신 |
| 서식 |
