ㅇㅇㅇㅇㅇㅇ |
| 레포트 (3) |
-
-
공학,기술계열
-
2013/04/25 leewk2547 6 페이지 2,000원 다운 1회 구매평가
-
1. 목적 Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방 법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다. 2. 기초지식 - feedback이 있는...
-
새창
미리보기
-
-
공학,기술계열
-
2013/04/25 leewk2547 3 페이지 2,000원 다운 0회 구매평가
-
1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터
-
-
-
교육계열
-
2012/04/28 leewk2547 10 페이지 1,800원 다운 0회 구매평가
-
구조를 기술할 수도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다. HDL의 문법과 의미(semantics)는 소프트웨어 프로그래밍 언어와 달리 하드웨어의 주요한 특징인 시간과 동시성(concurrency)를...
-
| 방송통신 (0) |
| 서식 (0) |
