[Verilog프로그래밍]D래치, 플리플롭, shift register [새창] →미리보기

[공학,기술계열] 등록일: 2013/04/25 | 등록자: leewk2547 | 판매가격: 2,000 원

1. 목적 Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방 법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다. 2. 기초지식 - feedback이 있는...

6 pages | 다운로드 1 | 구매평가

[Verilog프로그래밍] 동기식 counter [새창] →미리보기

[공학,기술계열] 등록일: 2013/04/25 | 등록자: leewk2547 | 판매가격: 2,000 원

1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터

3 pages | 다운로드 0 | 구매평가

마이크로프로세서 및 HDL Verilog 프로젝트 (A+받은 레포트) [새창]

[공학,기술계열] 등록일: 2014/07/08 | 등록자: thstjdguq | 판매가격: 10,000 원

이 블록을 Verilog HDL 모듈로 표현하세요. 2. 다음은 각각의 4비트 BCD 숫자를 7-segment LED에 표시하는 BCD_LED_7 블록을 나타낸 것입니다. 이 블록을 Verilog HDL 모듈로 표현하세요. 이 때, case문을 사용하면...

10 pages | 다운로드 12 | 구매평가

verilog 시계[디지털 논리 회로] [새창] →미리보기

[공학,기술계열] 등록일: 2012/05/17 | 등록자: leewk2547 | 판매가격: 2,200 원

모듈 및 시뮬레이션 1. 기본 시계 제작 (0.1초~1분단위, 스탑워치) 2. hour 단위 구현을 위한 testbench & module -시뮬레이션 하는데 시간이 걸려 분단위 이상은 구현이 힘들어 별도의 module을 사용하여...

15 pages | 다운로드 3 | 구매평가

[컴퓨터공학] Booth Multiplier 구현(verilog 코드 & PPT & HWP문서) [새창] →미리보기

[공학,기술계열] 등록일: 2008/10/10 | 등록자: ladyyes | 판매가격: 3,000 원

Booth Multiplier 구현(verilog 코드 & PPT & HWP문서) 코드및 설명 자료도 hwp 문서로 작성하였고 발표자료로 ppt로도 있습니다. 모두 포함된 거구요.. 많은 도움 되시기를 바랍니다.

21 pages | 다운로드 14 | 구매평가

컴퓨터 응용 시스템 설계 실험 보고서 - verilog을 이용한 자판기 설계 [새창] →미리보기

[공학,기술계열] 등록일: 2012/11/29 | 등록자: leewk2547 | 판매가격: 2,000 원

Not gate와 Nand gate 및 D-Flipflop을 사용하여 Vending Machine을 설계해보고 몇몇개의 옵션사항을 추가적으로 설계해본다.

5 pages | 다운로드 4 | 구매평가

[디지털논리회로] verilog 시계제작파일 [새창] →미리보기

[공학,기술계열] 등록일: 2012/04/06 | 등록자: leewk2547 | 판매가격: 2,000 원

기본시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된 보고서입니다. 기본시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된...

15 pages | 다운로드 6 | 구매평가

마이크로프로세서 verilog code [새창] →미리보기

[공학,기술계열] 등록일: 2020/11/01 | 등록자: jsi0410 | 판매가격: 15,000 원

마이크로프로세서를 verilog code로 구현한 파일입니다. 압축파일 내에는 다음과같은 파일이 있습니다. 1. 마이크로프로세서 설계 요구사항 (pdf파일) 2. ALU, RAM, IO, Control block과 TOP block의 베릴로그 코드...

11 pages | 다운로드 0 | 구매평가

[디지털논리회로] Smart Traffic Light Controller 설계(STLC 설계) [새창] →미리보기

[공학,기술계열] 등록일: 2015/05/12 | 등록자: leewk2547 | 판매가격: 2,000 원

- Specification of STLC - I/O signal description - Block diagram of system - State diagram Verilog HDL source code Test plan & Result Simulation results in waveform Conclusions & Comments

13 pages | 다운로드 0 | 구매평가

[디지털논리회로] 4비트 덧셈뺄셈기 회로 구현 [새창] →미리보기

[공학,기술계열] 등록일: 2013/04/04 | 등록자: leewk2547 | 판매가격: 2,000 원

level modeling 방법을 사용하여 Verilog 코드를 코딩하시오. 2. 위의 논리 회로를 Data flow modeling 방법을 사용하여 Verilog 코드를 코딩하시오. 3. 위의 논리 회로를 Behavioral level modeling 방법을...

4 pages | 다운로드 1 | 구매평가

디지털회로 설계언어 프로젝트 - 자판기 코딩에 대해서 [새창] →미리보기

[공학,기술계열] 등록일: 2012/11/29 | 등록자: leewk2547 | 판매가격: 2,000 원

회로 Verilog HDL 코드.......................................................................17 3.7 자판기 회로 테스트벤치(simvision)................................................................24...

26 pages | 다운로드 10 | 구매평가

논리회로 자판기설계 [새창] →미리보기

[공학,기술계열] 등록일: 2012/08/30 | 등록자: yellow555 | 판매가격: 1,500 원

생능 2010.09.10 같은 분야의 연관자료 Verilog HDL (자판기 설계) Verilog HDL 언어를 이용한 음료수 자판기 설계 [논리회로]기본 논리회로 더보기 등록자 연관자료 논리적으로 사고한다는 것은 무언인가

5 pages | 다운로드 6 | 구매평가

rindex = [1]