고객센터 회원가입 로그인 장바구니
세일즈코드 세일즈코드
레포트 > 공학,기술계열 정확도순 최신등록순 다운높은순 분량많은순 낮은가격순 높은가격순
    • 공학,기술계열
    • 2013/04/25 leewk2547 6 페이지 2,000원 다운 1회 구매평가 
    • 1. 목적 Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방 법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다. 2. 기초지식 - feedback이 있는...
    • 공학,기술계열
    • 2013/04/25 leewk2547 3 페이지 2,000원 다운 0회 구매평가 
    • 1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터
    • 공학,기술계열
    • 2012/05/17 leewk2547 15 페이지 2,200원 다운 3회 구매평가 
    • 모듈 및 시뮬레이션 1. 기본 시계 제작 (0.1초~1분단위, 스탑워치) 2. hour 단위 구현을 위한 testbench & module -시뮬레이션 하는데 시간이 걸려 분단위 이상은 구현이 힘들어 별도의 module을 사용하여...
    • 공학,기술계열
    • 2012/04/06 leewk2547 15 페이지 2,000원 다운 6회 구매평가 
    • 기본시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된 보고서입니다. 기본시계제작(0.1초~1분단위, 스탑워치)제작모듈파일입니다. 시뮬레이션캡쳐화면까지 포함된...
    • 공학,기술계열
    • 2020/11/01 jsi0410 11 페이지 15,000원 다운 0회 구매평가 
    • 마이크로프로세서를 verilog code로 구현한 파일입니다. 압축파일 내에는 다음과같은 파일이 있습니다. 1. 마이크로프로세서 설계 요구사항 (pdf파일) 2. ALU, RAM, IO, Control block과 TOP block의 베릴로그 코드...
    • 공학,기술계열
    • 2013/04/04 leewk2547 4 페이지 2,000원 다운 1회 구매평가 
    • level modeling 방법을 사용하여 Verilog 코드를 코딩하시오. 2. 위의 논리 회로를 Data flow modeling 방법을 사용하여 Verilog 코드를 코딩하시오. 3. 위의 논리 회로를 Behavioral level modeling 방법을...
    • 공학,기술계열
    • 2012/08/30 yellow555 5 페이지 1,500원 다운 6회 구매평가 
    • 생능 2010.09.10 같은 분야의 연관자료 Verilog HDL (자판기 설계) Verilog HDL 언어를 이용한 음료수 자판기 설계 [논리회로]기본 논리회로 더보기 등록자 연관자료 논리적으로 사고한다는 것은 무언인가
1
 
1:1상담 아이콘
충전하기 아이콘
중간과제물바로가기 교체별핵심노트