 논리게이트 - VHDL 설계 언어 실습 [새창]
→미리보기 |
| [공학,기술계열] 등록일: 2014/01/19 | 등록자: leewk2547 | 판매가격: 2,000 원 |
| library ieee; use ieee.std_logic_1164.all; entity andgate is port( sw1 : in std_logic; sw2 : in std_logic; led : out std_logic); end andgate; architecture sample of andgate is begin led <= sw1 and... |
26 pages | 다운로드 0 | 구매평가  |
